Laufzeitgesteuertes Plazieren: Minimierung der Verzögerung des längsten Pfades in der Layoutsynthese

Front Cover
GRIN Verlag, Mar 14, 2003 - Technology & Engineering - 49 pages
Diplomarbeit aus dem Jahr 2003 im Fachbereich Elektrotechnik, Note: 1,8, Technische Universität München (Lehrstuhl für Entwurfsautomatisierung), Sprache: Deutsch, Abstract: Die vorliegende Arbeit beschreibt ein Verfahren zur Optimierung der Signallaufzeit in der Layoutsynthese. Zunächst wird die Verdrahtung einer Schaltung während des Plaziervorgangs mithilfe von Steinerbäumen realistisch modelliert. Weiterhin wird eine einfache Möglichkeit angegeben, das Elmore-Delay, welches zur Bestimmung der Laufzeit einer Schaltung verwendet wird, für ein Netzmodell mit Baumstruktur zu berechnen. Eine Sensitivitätsanalyse in Bezug auf die Längen der Baumkanten und ein Kriterium zur Analyse der möglichen Signallaufzeitverbesserung werden vorgestellt. Diese Informationen werden in einem kraftbasierten Algorithmus zur laufzeitoptimierten Plazierung eingesetzt. Bei Tests auf einem Satz realer Schaltungen zeigt sich, daß deutliche Verbesserungen im Vergleich zu früheren Ansätzen erzielt werden können.
 

Common terms and phrases

Bibliographic information